Os processos CMOS atuais permitem a integração de milhões de dispositivos em áreas da ordem de milímetros quadrados. Os presentes graus de miniaturização possibilitam o surgimento de circuitos digitais extremamente complexos, capazes de realizar o processamento de sinais com uma excelente relação de custo e benefício. Para isso, há a necessidade de conversores de dados que realizem a interface entre os domínios analógico e digital. As não-idealidades destes dispositivos interferem diretamente no desempenho do sistema como um todo e, portanto, devem ser minimizadas. Motivado pelas diferenças de restrições que os mais variados sistemas apresentam, existe um esforço no desenvolvimento de novas topologias de conversores, bem como no aprimoramento das já existentes. Este trabalho propõe o uso da arquitetura SAR, uma das mais promissoras para aplicações de baixo consumo, em sistemas que exigem alta taxa de amostragem. Aplicações para este tipo de conversor incluem sistemas tranceptores operando em banda ultra-larga. É feito uso da tecnologia de entrelaçamento no tempo para alcançar uma freqüência de amostragem que normalmente sugere o uso de topologias como flash ou pipeline.